Original document

ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT MODULE

Patent number:

JP2003037246

Also published as:

図 JP2003037246 (A)

Publication date:

2003-02-07

Inventor:

ECHIGOYA MASAMI

Applicant:

HITACHI LTD;; AKITA DENSHI SYSTEMS:KK

Classification:

- international:

H01L25/10; H01L23/52; H01L25/11; H01L25/18

- european:

Application number: JP20020155783 19950612

Priority number(s):

View INPADOC patent family

Abstract of JP2003037246

PROBLEM TO BE SOLVED: To provide an electronic component which enables three-dimensional mounting.

×

SOLUTION: The electronic component is provided with a semiconductor component having an electrode, a flexible wiring film connected to the electrode through the electrode and extended over the upper and lower surfaces of the semiconductor component, and an electrode provided on the exposed surface of a wiring film part on the upper and lower surface sides of the semiconductor component. An adhesive material is provided on the exposed surface of the wiring film part on the upper and lower surface sides of the semiconductor component. The semiconductor component is turned to a memory integrated circuit, for which the prescribed electrode of a spare electrode column is a chip selection electrode.

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-37246

(P2003-37246A)


(43)公開日 平成15年2月7日(2003.2.7)

(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(参考)
H01L 25/10)	H01L 25/14	Z
23/52		23/52 C	
25/11			
25/18	8		
		審査請求 有 請	求項の数3 OL (全 10 頁)
(21)出願番号	特顧2002-155783(P2002-155783)	(71)出願人 000005108	
(62)分割の表示	特願平7-144350の分割	株式会社日	
(22)出願日	平成7年6月12日(1995.6.12)		田区神田駿河台四丁目 6番地
		(71) 出願人 000100997	より形プミリニング
		1	キタ電子システムズ 郡雄和町相川字後野85番地
		(72)発明者 越後谷 正	
		(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	郡雄和町相川字後野85番地 株
			タ電子システムズ内
		(74)代理人 100083552	
		弁理士 移	(田 収喜

(54) 【発明の名称】 電子部品および電子部品モジュール

(57)【要約】

【課題】 三次元実装が達成できる電子部品の提供。 【解決手段】 電極を有する半導体部品と、前記電極に 電極を介して接続され前記半導体部品の上下面に亘って 延在する可撓性の配線フィルムと、前記半導体部品の上 下面側の配線フィルム部分の露出面に設けられた電極と を有する。前記半導体部品の上下面側の配線フィルム部 分の露出面には接着剤が設けられている。前記半導体部 品は予備電極列の所定電極をチップ選択電極としたメモ リ集積回路となっている。



【特許請求の範囲】

【請求項1】 一個の半導体チップよりなる段と二個の 半導体チップが並置された段が、前記一個の半導体チッ ブが前記並置された二個の半導体チップに跨って配置さ れるように積層され、前記積層構造の下面には前記半導 体チップに電気的に接続された実装用の一群の電極が設 けられてなることを特徴とするモジュール。

【請求項2】 前記モジュールはさらに配線フィルムを 有し、前記実装用の一群の電極は前記積層構造の最下層 に位置する配線フィルム部分から下面に突出するように 10 構成されてなることを特徴とする請求項1記載のモジュ ール。

【請求項3】 前記半導体チップは前記配線フィルムに 形成された配線層を介して前記実装用の電極に接続され てなることを特徴とする請求項1または請求項2に記載 のモジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電子部品および電子 半導体部品(半導体チップ、半導体装置)を積層した構 造の電子部品モジュールに関する。

[0002]

【従来の技術】LSI等のICの実装では、ICの実装 数の増加に伴って二次元的に実装面積が増大する。実装 ボードを複数枚重ねるようにして使用することによって 初めて三次元的になる。【Cメモリ(メモリ集積回路) では、記憶容量増大および実装密度向上のために、半導 体装置を重ねて実装している。

【0003】たとえば、日経BP社発行「日経マイクロ 30 デバイス」1989年12月号、同年12月1日発行、P48に は、TAB構造の半導体装置(SRAM)を4個重ね、 チップ選択端子以外の各共通端子をアウターリード部分 で4本ずつ重ねて接続したモジュールが記載されてい る。

[0004]

【発明が解決しようとする課題】ICを配線基板(ボー ド) に実装する場合、1個部品が増加する毎に部品の占 める面積の2倍以上の実装面積を必要とする。

【0005】また、従来のメモリ【Cでは、前記文献に 40 も記載されているが、三次元実装を行っているが、ロジ ックIC等他のICでは、共通ピンが殆どないため、複 数の半導体装置を単純に重ね合わせる手段は採用できな

【0006】本発明の目的は、三次元実装が達成できる 電子部品および電子部品モジュールを提供することにあ る.

【0007】本発明の他の目的は、メモリIC以外の他 のICの三次元実装が可能な電子部品および電子部品モ ジュールを提供することにある。

【0008】本発明の前記ならびにそのほかの目的と新 規な特徴は、本明細書の記述および添付図面からあきら かになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記のとおりである。

【0010】(1)電極を有する半導体部品と、前記電 極に電極を介して接続され前記半導体部品の上下面に亘 って延在する可撓性の配線フィルムと、前記半導体部品 の上下面側の配線フィルム部分の露出面に設けられた電 極とを有する。前記半導体部品の下面側の配線フィルム 部分の露出面には接着剤が設けられている。前記半導体 部品は予備電極位置の所定位置にチップ選択電極を有す るメモリ集積回路となっている。

【0011】(2)電極を有する半導体部品と、前記電 極に電極を介して接続され前記半導体部品の上下面に亘 って延在する可撓性の配線フィルムと、前記半導体部品 の上下面側の配線フィルム部分の露出面に設けられた電 部品モジュール、特に重ねて実装できる電子部品および 20 極とを有する電子部品を、相互に電極を介して多段に積 み重ねて接続した構造となっている。前記各電子部品は チップ選択電極が相互に電気的に独立したメモリ集積回 路となっている。

> 【0012】(3)前記(2)の手段にあって、一部の 段において複数の電子部品が並んで取り付けられてい

【0013】(4)積層状態の複数の半導体部品と、前 記各半導体部品の電極と電極を介して電気的に接続され る可撓性の配線フィルムとを有し、前記配線フィルムは 前記最下段の半導体部品の下面側に延在し下面に電極を 有する。前記配線フィルムは積層された複数の半導体部 品を包んで構造となっている。

【0014】(5)前記手段(4)の構成において、前 記配線フィルムは一定長さで交互に折り返えされ、前記 折り返しによって形成された下層および上層の配線フィ ルム部分間に半導体部品が挟まれている構造となってい る。

【0015】前記(1)の手段によれば、(a)メモリ ICを構成する半導体部品は可撓性の配線フィルムに実 装され、かつ半導体部品の上下面側の配線フィルム部分 には露出した電極が設けられていることから、順次積み 重ねて実装することができ、三次元実装に適した電子部 品となる。また、メモリIC以外のロジックIC等他の ICを組み込んだ三次元実装も可能な電子部品となる。 【0016】(b)の手段によれば、前記半導体部品の 下面側の配線フィルム部分の露出面には接着剤が設けら れているため、電子部品を実装したり順次積み重ねる際 固定が容易となる。

【0017】(c)前記半導体部品は予備電極位置の所 50 定位置にチップ選択電極を有するメモリ集積回路となっ

ていることから、チップ選択電極の位置が異なる複数の 電子部品を選択して重ねて実装することができ、複数の 電子部品を積み重ねてモジュール化を図った場合、実装 面積を増大させるととなくメモリ容量を増大させること ができる。

【0018】前記(2)の手段によれば、(a)上下面 側に電極を有する電子部品を、相互に電極を介して多段 に積み重ねて接続した構造となっていることから、電子 部品モジュールの三次元実装化が図れるとともに、実装 面積の低減が図れる。

【0019】(b)前記各電子部品はチップ選択電極が 相互に電気的に独立したメモリ集積回路となっていると とから、電子部品モジュールの実装面積を増大させると となくメモリ容量の増大を図ることができる。

【0020】(c)配線フィルムの配線パターンを一般 の配線ボードのようにすることによって、メモリIC以 外のロジックIC等他のICを組み込んだ電子部品モジ ュールともなる。

【0021】前記(3)の手段によれば、(a)電子部 品の大きさが異なるものも組み込むことができモジュー 20 ル化が容易となる。

【0022】(b) 配線フィルムの配線パターンを一般 の配線ボードのようにすることによって、メモリIC以 外のロジックIC等他のICを組み込んだ電子部品モジ ュールともなる。

[0023]前記(4)の手段によれば、(a)複数の 半導体部品が積層状態となっていることから、実装面積 を低減できる電子部品モジュールとなる。

【0024】(b)前記配線フィルムは積層された複数 の半導体部品を包んだ構造となり、製造が容易となる。 【0025】(c)配線フィルムの配線パターンを一般 の配線ボードのようにすることによって、メモリIC以 外のロジックIC等他のICを組み込んだ電子部品モジ ュールともなる。

【0026】前記(5)の手段によれば、(a)前記配 線フィルムは一定長さで交互に折り返えされ、前記折り 返しによって形成された下層および上層の配線フィルム 部分間に半導体部品が挟まれる構造となっていることか ら、製造が容易となる。

【0027】(b)配線フィルムの配線パターンを一般 40 の配線ボードのようにすることによって、メモリIC以 外のロジックIC等他のICを組み込んだ電子部品モジ ュールともなる。

[0028]

【発明の実施の形態】以下、図面を参照して本発明の実 施形態を詳細に説明する。

【0029】なお、実施形態を説明するための全図にお いて、同一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

(実施形態1)である電子部品の断面図、図2は同じく 斜視図、図3は同じく電子部品に組み込まれる半導体チ ップの平面図、図4は同じく電子部品の製造で使用する 配線フィルムの平面図、図5は同じく配線フィルムの底 面図、図6は本実施形態1の配線フィルムの製造におい て複数のフィルムを積み重ねる状態を示す断面図、図7 は本実施形態1の配線フィルムの構造を示す断面図、図 8は本実施形態1による電子部品モジュールを示す斜視 図、図9は電子部品と電子部品モジュールを実装した状 態を示す模式的斜視図である。

【0031】本実施形態1の電子部品1は、図1に示す ように、半導体部品である半導体チップ2を配線フィル ム3で包み、接着剤14、15で一体化した構造となっ ている。半導体チップ2は、下面に電極4を有し、配線 フィルム3の内面側に設けられた電極17と電気的に接 続されている。

【0032】また、半導体チップ2の下面側の配線フィ ルム3部分には、露出する電極21が複数設けられてい る。これらの電極21は、電子部品1を実装する際に使 用される。また、半導体チップ2の下面側の配線フィル ム3部分には、接着剤24が塗布されている。この接着 剤24は電子部品1を実装する際の接着剤として使用さ

【0033】半導体チップ2の上面側の配線フィルム3 部分の上面(露出面)には、電極23が複数設けられて いる。とれら電極23は、電子部品1に重ねられる同一 構造の電子部品の実装用の電極となる。

【0034】本実施形態1の電子部品1は、メモリ集積 回路からなる半導体チップ2を組み込んだ構造となって 30 いる。そして、チップ選択電極は、たとえば、並んだ4 個の予備電極位置の所定位置に位置するチップ選択電極 を有する構造となっている。

【0035】また、本実施形態1では、4個の電子部品 1を積み重ねて、図8に示されるような電子部品モジュ ール40とされる。この場合、各電子部品1におけるチ ップ選択電極は、相互に独立している。すなわち、これ は、後述するが、4個の電子部品1において、それぞれ 組み込まれる半導体チップ2のチップ選択電極の位置が それぞれ異なる位置にある。

【0036】以下、本実施形態1の電子部品の構造を、 電子部品の製造および配線フィルム3の製造方法をも参 照しながら説明する。

【0037】配線フィルム3は、展開状態では図4に示 すようになり、裏面は図5に示すようになっている。

【0038】前記配線フィルム3に包み込まれる半導体 チップ2は、特に限定はされないが、図3に示すように 正方形となり、主面(表面)の縁に沿って電極4を有し

【0039】この半導体チップ2は、たとえば、メモリ 【0030】(実施形態1)図1は本発明の一実施形態 50 集積回路を構成し、チップ選択電極4aを有している。

る。

前記電極4のうちの一つがチップ選択電極4aとなる。 本実施形態1では、たとえば、チップ選択電極の配置位 置が異なる半導体チップ2が4種類用意される。図3の 半導体チップ2において、並んだ4箇所が予備電極位置

5a~5dとなり、予備電極位置5aにチップ選択電極 4 a が設けられている。残りの予備電極位置5b,5 c. 5dには電極が設けられていない。

【0040】図示はしないが、残りの3種類の半導体チ ップ2は、予備電極位置5 b, 5 c, 5 d にそれぞれチ ップ選択電極が設けられた構造となる。これは、本実施 10 形態1の場合は、電子部品1を4個積み重ねることを意 図としている。したがって、さらに多くの電子部品1を 積み重ねる場合には、その数以上の予備電極位置を有す る複数種類の半導体チップ2を使用する。

【0041】配線フィルム3は、図4および図5に示す ように、半導体チップ2の主面に対面する四角形部10 と、四角形部10の各辺に連なる略三角形状となる三角 形部11とからなり、図4に示す四角形部10の表面部 12に半導体チップ2を載置し、各三角形部11を内側 に折り返すことによって、図2に示すように半導体チッ 20 プ2の側面と裏面を完全に覆うようになる。

【0042】また、前記表面部12および三角形部11 の表面部13には、接着剤14,15が設けられ、四角 形部10の表面部12および三角形部11の表面部13 と、半導体チップ2との接着を図るようになっている。 【0043】配線フィルム3の表面部12には電極17 が設けられている。この電極17は前記半導体チップ2 の電極4に対応している。

【0044】図5に示される配線フィルム3の裏面にお いて、四角形部10の裏面部20には電子部品1の実装 30 用の電極21が設けられ、三角形部11の裏面部22に は積まれる電子部品1を接続するための電極23が設け られている。また、裏面部20には電子部品1を実装す るための接着剤24が設けられている。

【0045】一方、配線フィルム3は、特に限定はされ ないが、図7に示すように、絶縁性の第1フィルム30 と、この第1フィルム30に張り合わされる絶縁性の第 2フィルム31と、前記第1フィルム30と第2フィル ム31との間に延在する配線32と、前記配線32に電 出する電極17、21、23とからなっている。なお、 図7においては、接着剤は省略してある。

【0046】配線フィルム3の製造においては、最初に 2枚の絶縁性フィルムが用意される。 この絶縁性フィル ムは、たとえば、厚さ0.1mm程度のポリイミドフィ ルムからなり、図6に示すように、第1フィルム30お よび第2フィルム31とされる。これらの第1・第2フ ィルム30、31は、パンチングによってスルーホール 33が開けられる。最終的には前記スルーホール33が 設けられた部分に前記電極17,21,23が設けられ 50 い。

【0047】つぎに、前記第1フィルム30上には配線 を形成するため、たとえば、Alが蒸着で形成され、エ ッチングによってパターニングされる。

【0048】つぎに、前記第1フィルム30と第2フィ ルム31は重ね合わされて熱圧着等によって積層され

【0049】つぎに、配線フィルム3の表裏面のスルー ホール33部分に、ハンダ等からなる電極17,21, 23が形成される(図7参照)。また、配線フィルム3 の表裏面の所定箇所に接着剤14,15,24が形成さ れ、図4および図5に示される配線フィルム3が形成さ

【0050】とのような配線フィルム3を用いて本実施 形態1の電子部品1を製造する場合は、図4に示す配線 フィルム3の四角形部10の表面部12上に、半導体チ ップ2をフェイスダウンボンディングによって位置決め し、接着剤14で接着する。この際、半導体チップ2の 電極4と表面部12の電極17は相互に重なる。

【0051】つぎに、四角形部10の4辺に連なる三角 形部11を折り返し、接着剤15によって電子部品1の 裏面に接着する。その後、加熱処理が施される。これに よって、ハンダからなる各電極は相互に接着され、図1 および図2に示す電子部品1が製造される。

[0052]本実施形態1の電子部品1は、図9に示さ れるように、配線ボード35に実装される。この実装の 際、電子部品1の下面の接着剤24によって電子部品1 を配線ボード35に固定し、リフローによって、電子部 品1の下面の電極21を配線ボード35の図示しない電 極に接続して実装を終了する。

【0053】図8は本実施形態1の電子部品モジュール 40を示すものである。この電子部品モジュール40 は、配線フィルム3によって半導体チップ2を包んだ状 態において、半導体チップ2のチップ選択電極の位置が それぞれ異なる4種類の電子部品1を順次位置決めして 重ね、その後リフローして各電極を一時的に溶かして各 電極の接合を図った末に製造されたものである。すなわ ち、図示はしないが、最下段から上段に向かう各電子部 品1のチップ選択電極は、4a~4dと順次変わる。と 気的に接続されて配線フィルム3の表面および裏面に露 40 れによって、実装面積を単一の電子部品1の実装面積と したままで、メモリ容量を4倍にすることができる。

> 【0054】図9に配線ボード35に電子部品モジュー ル40を実装した状態を示してある。また、図9におい て、電子部品1および電子部品モジュール40の上面の 電極は省略してある。

> 【0055】なお、前記接着剤としては、たとえば、エ ポキシ樹脂系接着材を使用しているが、一定温度で溶融 するフィルムを使用してもよい。また、電子部品1の下 面の接着剤は設けず、実装時に用意するようにしても良

【0056】また、電極としてハンダバンプを使用しな いで、異方性導電膜を使用してもよい。

【0057】前記電子部品1において、半導体チップ2 が外気と接触しないように、配線フィルム3の切れ目を 接着剤で覆うようにしても良い。

【0058】前記電子部品1において信頼性向上のため に複数枚のフィルムで多重に包み込む構造としても良

【0059】前記配線フィルム3において、配線32を 多層構造としても良い。この場合、配線の引回し余裕度 10 が向上する。

【0060】本実施形態1の電子部品において、半導体 チップとしてロジック【C等他の【Cを組み込んでもよ い。この場合、配線フィルム3の配線パターンは通常の 平坦な配線基板の構造と同様な配線となる。とのため、 一部の電子部品1においては、電子部品1の上下面の電 極に連なる配線は、電子部品1の上下面の電子部品の電 極に接続されるもの、または上下面側の電子部品の一方 の電極に接続されるもの等の配線構造となる。

の効果を奏する。

【0062】(1)メモリICを構成する半導体部品で ある半導体チップ2は可撓性の配線フィルム3に実装さ れ、かつ半導体チップ2の上下面側の配線フィルム3部 分には露出した電極23、21が設けられていることか ら、順次積み重ねて実装することができ、三次元実装に 適したものとなる。

【0063】(2)前記半導体チップ2の下面側の配線 フィルム3部分の露出面には接着剤24が設けられてい るため、電子部品1を実装したり順次積み重ねる際固定 30 が容易となる。

【0064】(3)前記半導体チップ2は予備電極位置 の所定位置にチップ選択電極を有するメモリ集積回路と なっていることから、チップ選択電極の位置が異なる複 数の電子部品1を選択して重ねて実装することができ、 複数の電子部品 1 を積み重ねてモジュール化を図った場 合、実装面積を増大させることなくメモリ容量を増大さ せるととができる。

【0065】(4)配線フィルム3の配線パターンを選 組み込んだ電子部品モジュール製造用の電子部品とな る。

【0066】本実施形態1の電子部品モジュールにおい ては、以下の効果を奏する。

[0067](1)上下面側に電極23,21を有する 電子部品1を、相互に電極23,11を介して多段に積 み重ねて接続した構造となっていることから、三次元実 装化が図れるとともに、実装面積の低減が図れる。

【0068】(2)前記各電子部品1はチップ選択電極 が相互に電気的に独立したメモリ集積回路となっている 50 できモジュール化が容易となる。また、メモリIC以外

ことから、実装面積を増大させることなくメモリ容量の 増大を図ることができる。

【0069】(3)配線フィルム3の配線パターンを選 択すれば、メモリIC以外のロジックIC等他のICを 組み込んだ電子部品モジュールも提供できる。

【0070】(実施形態2)図10は本発明の他の実施 形態 (実施形態2) である電子部品の断面図、図11は 同じく斜視図である。

【0071】本実施形態2の電子部品1は、半導体部品 としてリード(電極)50がJ-ベント型となる半導体 装置51を配線フィルム3で包む構造となっている。し たがって、前記実施形態1と同様な効果が得られる。

【0072】また、本実施形態2の電子部品1の場合に は、半導体装置51のパッケージ52内に図示しない半 導体チップが封止されているため、半導体チップの耐湿 性が高い。したがって、図11に示すように、半導体装 置51を包む配線フィルム3は、半導体装置51のバッ ケージ52の隅部が露出しても問題がない。本実施形態 2の構造では、配線フィルム3による包み込みの余裕度 【0061】本実施形態1の電子部品においては、以下 20 が高くなり、配線フィルム3による封止作業が容易にな る効果がある。

> [0073] 本実施形態2の他の構成としては、前記半 導体装置としては、リードが真っ直ぐ下方に延在するバ ットリード型半導体装置やBGA (ball grid array)を 組み込んでも同様の効果を得ることができる。

> 【0074】(実施形態3)図12は本発明の他の実施 形態 (実施形態3) である電子部品モジュールを示す斜 視図、図13は電子部品モジュールの配線接続状態を示 す模式図である。

【0075】本実施形態3の電子部品モジュール55は 4段に本実施形態1による電子部品1を積み重ねた構造 で、電子部品モジュール55の下面には実装用の電極が 設けられている。この実施形態の場合は、一部の段にお いて複数、たとえば、2個の電子部品1を並べて実装 し、電子部品モジュールとしてさらに多機能化を図った ものである。図12において、最上段の電子部品1の上 の面の電極は省略してある。

【0076】図13は、配線32と配線32に設けられ た電極17、21、23と、半導体チップ2と半導体チ 択すれば、メモリIC以外のロジックIC等他のICを 40 ップ2に設けられた電極4を示した模式図であり、配線 フィルム3の絶縁性フィルムは省略してある。また、図 面を明瞭にするために配線32は二点鎖線で描き、かつ 配線32に設けられた電極17,21,23と、半導体 チップ2の電極4との間は隙間をもたせてある。また、 一部の配線32は、配線フィルム3が配線構造となるた め、上と下の半導体チップ2の電極を接続するための配 線ともなっている。

> 【0077】本実施形態3の電子部品モジュール55 は、電子部品1の大きさが異なるものも組み込むことが

のロジックIC等他のICをも組み込むととができる。 【0078】(実施形態4)図14は本発明の他の実施 形態(実施形態4)である電子部品モジュールを示す斜 視図、図15は電子部品モジュールの配線接続状態を示 す一部の断面図である。本実施形態4および次の本実施 形態5は、積層状態の複数の半導体部品(半導体装置や 半導体チップ)と、前記各半導体部品の電極と電極を介 して電気的に接続される可撓性の配線フィルムとを有 し、前記配線フィルムは前記最下段の半導体部品の下面 側に延在し下面に電極を有する構造となっている。

【0079】本実施形態4の電子部品モジュール60は、図15に示すように、積み重ねられた複数の半導体装置51(Jーベント型)を配線フィルム3で包む構造となっている。したがって、配線32との電気的接続は、半導体装置51のパッケージ52の側面に突出するリード50に配線32に接続される電極17を電気的に接続させる構造となっている。したがって、配線フィルム3の配線パターンを一般のマザーボードのように形成するととによって、メモリIC以外のロジックIC等他のICの組み込みも達成できる。

【0080】本実施形態4の電子部品モジュール60は、複数の半導体装置51が積層状態となっていることから、実装面積を低減できる電子部品モジュールとなる。

【0081】また、配線フィルム3は積層された複数の 半導体装置51を包んだ構造となり、製造が容易とな る。

【0082】(実施形態5)図16は本発明の他の実施 形態(実施形態5)である電子部品モジュールを示す模 式図、図17は電子部品モジュールの配線接続状態を示 30 す一部断面図である。

【0083】本実施形態5の電子部品モジュール65は、一定長さで交互に折り返えされた配線フィルム3の間に半導体チップ2を挟む構造となっている。すなわち、配線フィルム3を一定長さで交互に折り返えし、折り返しによって形成された下層および上層の配線フィルム部分間に半導体チップ2を挟み、半導体チップ2の電極4と配線フィルム3の電極17とを電気的に接続した構造となっている。

【0084】図17は、半導体チップ2と半導体チップ2に設けられた電極4と、配線32と配線32に設けられた電極17、21を示した模式図であり、配線フィルム3の絶縁性フィルムは省略してある。また、図面を明瞭にするために配線32は二点鎖線で描き、かつ配線32に設けられた電極17、21と、半導体チップ2の電極4との間は隙間をもたせてある。また、一部の配線32は、配線フィルム3が配線構造となるため、上と下の半導体チップ2の電極を接続するための配線ともなっている。

【0085】本実施形態5の電子部品モジュール65

は、半導体チップ2を配線フィルム3を一定長さで交互 に折り返えし、折り返しによって形成された下層および 上層の配線フィルム部分間に挟む構造となっていること から、製造が容易となる。

[0086] 本実施形態5 においては、半導体チップ2 の代わりにバットリード型半導体装置を折り返しによって形成された下層および上層の配線フィルム部分間に挟む構造としても前記実施形態同様な効果が得られる。

【0087】以上本発明者によってなされた発明を実施 10 形態に基づき具体的に説明したが、本発明は上記実施形 態に限定されるものではなく、その要旨を逸脱しない範 囲で種々変更可能であることはいうまでもない。

[0088]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0089】(1)メモリICを構成する半導体部品は可撓性の配線フィルムに実装され、かつ半導体部品の上下面側の配線フィルム部分には露出した電極が設けられていることから、順次積み重ねて実装することができ、三次元実装に適した電子部品となる。

[0090](2)また、メモリIC以外のロジックI C等他のICを組み込んだ三次元実装も可能な電子部品 となる。

【0091】(3)前記半導体部品の下面側の配線フィルム部分の露出面には接着剤が設けられているため、電子部品を実装したり順次積み重ねる際固定が容易となる

[0092](4)前記半導体部品は予備電極位置の所定位置にチップ選択電極を有するメモリ集積回路となっていることから、チップ選択電極の位置が異なる複数の電子部品を選択して重ねて実装することができ、複数の電子部品を積み重ねてモジュール化を図った場合、実装面積を増大させることなくメモリ容量を増大させることができる。

り返しによって形成された下層および上層の配線フィルム部分間に半導体チップ2を挟み、半導体チップ2の電を、相互に電極を介して多段に積み重ねて接続した構造を4と配線フィルム3の電極17とを電気的に接続した構造となっていることから、電子部品モジュールの三次元実構造となっている。 まているとともに、実装面積の低減が図れる。まているとともに、実装面積の低減が図れる。まているとともに、実装面積の低減が図れる。また、配線32と配線32に設けられた電極4と、配線32と配線32に設けられた電極4と、配線32と配線32に設けられた電極4と、配線32と配線32に設けられた電極4と、配線32と配線32に設けられた電極47、21を示した模式図であり、配線フィルできる。

【0094】(6)前記各電子部品はチップ選択電極が相互に電気的に独立したメモリ集積回路となっているととから、電子部品モジュールの実装面積を増大させるととなくメモリ容量の増大を図ることができる。

【図面の簡単な説明】

【図1】本発明の一実施形態(実施形態1)である電子 部品の断面図である。

50 【図2】本実施形態1の電子部品の斜視図である。

11

【図3】本実施形態1の電子部品に組み込まれる半導体 チップを示す平面図である。

【図4】本実施形態1の電子部品の製造で使用する配線フィルムの平面図である。

【図5】本実施形態1の電子部品の製造で使用する配線フィルムの底面図である。

【図6】本実施形態1の配線フィルムの製造において複数のフィルムを積み重ねる状態を示す断面図である。

【図7】本実施形態1の配線フィルムの構造を示す断面 図である。

【図8】本実施形態1による電子部品モジュールを示す 斜視図である。

【図9】本実施形態1の電子部品と電子部品モジュール を実装した状態を示す模式的斜視図である。

【図10】本発明の他の実施形態(実施形態2)である 電子部品の断面図である。

【図11】本実施形態2の電子部品の斜視図である。

【図12】本発明の他の実施形態(実施形態3)である電子部品モジュールを示す斜視図である。

【図13】本実施形態3の電子部品モジュールの配線接*20 0,65…電子部品モジュール。

* 続状態を示す模式図である。

【図 1 4 】本発明の他の実施形態(実施形態4)である電子部品モジュールを示す斜視図である。

【図15】本実施形態4の電子部品モジュールの配線接続状態を示す一部の断面図である。


【図 1 6 】本発明の他の実施形態(実施形態 5)である電子部品モジュールを示す模式図である。


【図17】本実施形態5である電子部品モジュールの配線接続状態を示す一部断面図である。


10 【符号の説明】

1…電子部品、2…半導体チップ、2 a…チップ選択電極、3…配線フィルム、4 a…チップ選択電極、5 a~5 d…予備電極位置、10…四角形部、11…三角形部、12,13…表面部、14,15…接着剤、17…電極、20…裏面部、21…電極、22…裏面部、23…電極、24…接着剤、30…第1フィルム、31…第2フィルム、32…配線、33…スルーホール、35…配線ボード、40…電子部品モジュール、50…リード、51…半導体装置、52…パッケージ、55,60、65…電子部品モジュール。

[図1] [図2]









【図17】

【図15】





【手続補正書】

【提出日】平成14年6月7日(2002.6.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 一個の半導体チップよりなる段と二個の 半導体チップが並置された段が、前記一個の半導体チッ ブが前記並置された二個の半導体チップに跨って配置さ れるように積層され、前記積層構造の下面には前記半導 体チップに電気的に接続された実装用の複数の電極が設 けられてなることを特徴とするモジュール。

【請求項2】 前記モジュールはさらに配線フィルムを 有し、前記実装用の複数の電極は前記積層構造の最下層 に位置する配線フィルム部分から下面に突出するように 構成されてなるととを特徴とする請求項1記載のモジュ ール。

【請求項3】 前記半導体チップは前記配線フィルムに 形成された配線層を介して前記実装用の電極に接続され てなることを特徴とする請求項1または請求項2に記載 のモジュール。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】一個の半導体チップよりなる段と二個の半

導体チップが並置された段が、前記一個の半導体チップ が前記並置された二個の半導体チップに跨って配置され るように積層され、前記積層構造の下面には前記半導体 チップに電気的に接続された実装用の一群の電極が設け られてなることを特徴とするモジュール。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】前記モジュールはさらに配線フィルムを有 し、前記実装用の一群の電極は前記積層構造の最下層に 位置する配線フィルム部分から下面に突出するように構 成されてなることを特徴とする。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】前記半導体チップは前記配線フィルムに形 成された配線層を介して前記実装用の電極に接続されて なることを特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

【0013】積層状態の複数の半導体部品と、前記各半

導体部品の電極と電極を介して電気的に接続される可撓性の配線フィルムとを有し、前記配線フィルムは前記最下段の半導体部品の下面側に延在し下面に電極を有する。前記配線フィルムは積層された複数の半導体部品を包んで構造となっている。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】前記<u>(0013)</u>の手段の構成において、前記配線フィルムは一定長さで交互に折り返えされ、前記折り返しによって形成された下層および上層の配線フィルム部分間に半導体部品が挟まれている構造となっている。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】前記【0010】の手段によれば、一部の段において複数の電子部品を並べて実装し、電子部品をジュールとしていることから、多機能化が図れる。また、電子部品の大きさが異なるものを組み込むことができモジュール化が容易となる。なお、メモリIC以外のロジックIC等他のICを組み込んだ三次元実装も可能な電子部品となる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】削除

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】削除

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】削除

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】削除

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】削除

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】削除

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】削除

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

【補正内容】

[0023]前記<u>(0013)</u>の手段によれば、(a) 複数の半導体部品が積層状態となっていることから、実 装面積を低減できる電子部品モジュールとなる。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

[0026]前記<u>(0014)</u>の手段によれば、(a)前記配線フィルムは一定長さで交互に折り返えされ、前記折り返しによって形成された下層および上層の配線フィルム部分間に半導体部品が挟まれる構造となっていることから、製造が容易となる。